



Näitealgoritmi realiseerimine

- **Algoritm kui programm**
 - operatsioonid – andmeosa
 - järjestus ja tingimused – juhtosa
- **GCD (Greatest Common Divisor) – suurim ühistegur**

```
while ( x != y ) {
    if ( x < y ) y = y - x;
    else      x = x - y;
}
```

 - operatsioonid – võrdlused ja lahutamine
 - konkreetse operatsiooni realiseerimine?
 - $A < B \implies A - B < 0$ / $A \neq B \implies A - B \neq 0$ – kõike saab teha lahutajaga?!
 - sama riistvara kõikidele operatsioonidele või korraga arvutamine?
 - kiirus või suurus? [ja kas see ongi probleem?]



GCD (Greatest Common Divisor)

- Spetsifikatsioon ~~ käitumuslik kirjeldus
 - sisendi/väljundi ajastus fikseeritud – juht- ja takt-signaali

```
always begin // gcd-bhv.sv
  // Wait for the new input data
  while ( rst == 1 ) @(posedge clk);
  x = xi;    y = yi;    rdy = 0;
  @(posedge clk);

  // Calculate
  while ( x != y )
    if ( x < y )  y = y - x;
    else        x = x - y;

  // Ready
  xo = x;    rdy = 1;    @(posedge clk);

end
```

Probleemid

- tsüklis puudub takt
- (- keerukas “@(...)” käsk)
- (- mitu “@(...)” käsku)

Mida proovida?

- erinevad süntesaatorid
- suuruse minimeerimine
- kiiruse tõstmine

Tehnoloogiad – ASIC, FPGA

VHDL kood & testpingid

<https://ati.ttu.ee/~lrv/gcd/>

GCD – sünteesitav kood?

- Takteeritud käitumuslik stiil

```
always begin // gcd-bhvc.sv
    // Wait for the new input data
    while ( rst == 1 ) @(posedge clk);
    x = xi;    y = yi;    rdy = 0;
    @(posedge clk);

    // Calculate
    while ( x != y ) begin
        if ( x < y )    y = y - x;
        else           x = x - y;
        @(posedge clk);
    end

    // Ready
    xo = x;    rdy = 1;    @(posedge clk);
end
```

ASIC: sünteesitav

961 e.g. / 20.0 ns

2 lahutajat, 2 võrdlejat

FPGA: mitte-sünteesitav

“@(...)” käsud tsüklis :(

juhtautomaat vajalik :(:(

Võimalikud valikud

- funktsioonide jagamine
- universaalsed funktsioonid
- spekulatiivne arvutamine



GCD – käitumuslik automaat (behavioral FSM)

```
always @(posedge clk) // gcd-bfsm.sv
  case (state)
    S_wait : // Wait for the new input data
      if (rst==0) begin
        x <= xi; y <= yi; rdy <= 0;
        state <= S_start;
      end
    S_start : // Calculate
      if ( x != y ) begin
        if ( x < y ) y <= y - x;
        else      x <= x - y;
        state <= S_start;
      end
      else begin
        xo <= x; rdy <= 1; state <= S_ready;
      end
    default : // Ready
      state <= S_wait;
  endcase
```

ASIC: sünteesitav

911 e.g. / 19.4 ns

2 lahutajat, 2 võrdlejat

FPGA: sünteesitav

108 SLC / 9.9 ns

2 lahutajat, 2 võrdlejat

Kas saab teha paremaks?

Jälle need võimalikud valikud

- funktsioonide jagamine
 - üks operatsioon taktis
- universaalsed funktsioonid
 - $A < B \implies A - B < 0$ / $A \neq B \implies A - B \neq 0$
- spekulatiivne arvutamine
 - lahutamine enne otsustamist

GCD – universaalsed funktsioonid?

- $A < B == A - B < 0$ / $A = B == A - B = 0$

```
-- Three operations:
-- subtraction, and
-- comparisons not-equal &
-- less-than
assign xo = xi - yi;

assign ne = ( xi != yi ) ? 1 : 0;

assign lt = ( xi < yi ) ? 1 : 0;
```

```
-- ALU - subtracting and then comparing
```

```
logic unsigned [15:0] x_out;

assign x_out = xi - yi;
assign xo = x_out;

assign ne = | x_out;



assign lt = x_out[15];
```

ASIC: 209 e.g. / 19.9 ns

FPGA: 20 SLC / 12.1 ns

kolm liitjat!

ASIC: 148 e.g. / 21.8 ns / FPGA: 12 SLC / 14.6 ns



GCD – disainiruumi uurimine

- Erinevad lahendused – <https://ati.ttu.ee/~lrv/gcd/>
 - gcd-bhv.vhdl – puhas käitumuslik kirjeldus, mitte-sünteesitav
 - gcd-bhvc.vhdl – takteeritud käitumuslik kirjeldus, osad süntesaatorid OK
 - gcd-bfsm.vhdl – nn. käitumuslik automaat (automaat & käitumuslik andmetee), sünteesitav (aga kui efektiivne see on?)
 - gcd-rtl1.vhdl – üks ALU, 3 takti iteratsiooni kohta –
1) “pole võrdne?”, 2) “väiksem kui?”, 3) lahutaja

```
#1#    a=x-y;    a!=0 ? #2# : #ready#
#2#    a=x-y;    a<0 ? #3# : #4#
#3#    y=y-x    /    #4#    x=x-y
```

- gcd-rtl2.vhdl – üks ALU, 2 takti iteratsiooni kohta –
1) “pole võrdne?” ja “väiksem kui?”, 2) lahutaja

```
#1#    a=x-y;    a!=0 ? ( a<0 ? #2# : #3# ) : #ready#
#2#    y=y-x    /    #3#    x=x-y
```

GCD – disainiruumi uurimine (2)

- Erinevad lahendused – <https://ati.ttu.ee/~lrv/gcd/>
- gcd-rtl3.vhdl – võrdleja (väiksem kui) kontrollib lahutajat, 1 takt iteratsiooni kohta – väike kuid aeglane (jadamisi) andmetee

```
#1#    x<y ? y=y-x : ( a=x-y;    a!=0 ? x=x-y : #ready# )
```
- gcd-rtl4.vhdl – spekuleeriv arvutamine – mõlemad lahutamised tehakse kõigepealt, siis toimub otsustamine (üks lahutaja võrdleb “väiksem kui”, teine “pole võrdne”)

```
#1#    a1=x-y;    a2=y-x;    a2!=0 ? ( a1<0 ? y=a2 : x=a1 ) : #ready#
```
- gcd-rtl5.vhdl – spekuleeriv arvutamine – mõlemad lahutamised tehakse kõigepealt, siis toimub otsustamine (üks lahutaja võrdleb “väiksem kui”, kuid eraldi “pole võrdne”)

```
#1#    a1=x-y;    a2=y-x;    x!=y ? ( a1<0 ? y=a2 : x=a1 ) : #ready#
```



GCD – üksik ALU, 2 takti iteratsiooni kohta

gcd-rtl2.sv

```
// Next state function of the FSM
always @(state, rst, alu_ne, alu_lt) begin
    ena_x <= 0; ena_y <= 0; ena_r <= 0;
    set_rdy <= 0; xi_yi_sel <= 0; sub_y_x <= 0;
    next_state <= state;
    case (state)
        S_wait : // Wait for the new input data
            if (rst==0) begin
                xi_yi_sel <= 1; ena_x <= 1; ena_y <= 1;
                next_state <= S_start;
            end
        S_start : // Loop: ready?
            if (alu_ne==1)
                if (alu_lt==1) next_state <= S_sub_y_x;
                else next_state <= S_sub_x_y;
            else next_state <= S_ready;
        S_sub_y_x : begin // Loop: y-x
            ena_y <= 1; sub_y_x <= 1; next_state <= S_start;
        end
        S_sub_x_y : begin // Loop: x-y
            ena_x <= 1; sub_y_x <= 0; next_state <= S_start;
        end
        default : begin // Ready
            ena_r <= 1; set_rdy <= 1; next_state <= S_wait;
        end
    endcase
end
```

```
// ALU: subtract / less-than / not-equal
assign alu_o = alu_1 - alu_2;
assign alu_lt = alu_o[15];
assign alu_ne = ! alu_o;

// Multiplexers
assign x_i = (xi_yi_sel==1) ? xi : alu_o;
assign y_i = (xi_yi_sel==1) ? yi : alu_o;
assign alu_1 = (sub_y_x==1) ? y : x;
assign alu_2 = (sub_y_x==1) ? x : y;

// Registers
always @(posedge clk) begin
    state <= next_state;
    if (ena_x==1) x <= x_i;
    if (ena_y==1) y <= y_i;
    if (ena_r==1) xo <= x;
    rdy <= set_rdy;
end
```

GCD – komparaator+lahutaja, 1 takt

gcd-rtl3.sv

```
// Next state function of the FSM
always @(state, rst, alu_ne) begin
    ena_xy <= 0; ena_r <= 0; set_rdy <= 0;
    xi_yi_sel <= 0; next_state <= state;
    case (state)
        // Wait for the new input data
        S_wait :
            if (rst==0) begin
                xi_yi_sel <= 1; ena_xy <= 1;
                next_state <= S_start;
            end
        // Calculate
        S_start :
            if (alu_ne==1) begin
                ena_xy <= 1; next_state <= S_start;
            end
            else begin
                ena_r <= 1; set_rdy <= 1;
                next_state <= S_ready;
            end
        // Ready
        default : begin
            ena_r <= 1; set_rdy <= 1;
            next_state <= S_wait;
        end
    endcase
end
```

```
// Comparator (less-than)
assign sub_y_x = ( x < y ) ? 1 : 0;

// Subtractor (+not-equal)
assign alu_o = alu_1 - alu_2;
assign alu_ne = | alu_o;

// Multiplexers
assign x_i = (xi_yi_sel==1) ? xi : alu_o;
assign y_i = (xi_yi_sel==1) ? yi : alu_o;
assign alu_1 = (sub_y_x==1) ? y : x;
assign alu_2 = (sub_y_x==1) ? x : y;
assign ena_x =
    ((sub_y_x==0 & ena_xy==1) | xi_yi_sel==1) ? 1 : 0;
assign ena_y =
    ((sub_y_x==1 & ena_xy==1) | xi_yi_sel==1) ? 1 : 0;

// Registers
always @(posedge clk) begin
    state <= next_state;
    if (ena_x==1) x <= x_i;
    if (ena_y==1) y <= y_i;
    if (ena_r==1) xo <= x;
    rdy <= set_rdy;
end
```

GCD – spekulatiivne arvutamine (2 lahutajat)

gcd-rtl5.sv

```
// Next state function of the FSM
always @(state, rst, alu_ne) begin
    ena_xy <= 0; ena_r <= 0; set_rdy <= 0;
    xi_yi_sel <= 0; next_state <= state;
    case (state)
        // Wait for the new input data
        S_wait :
            if (rst==0) begin
                xi_yi_sel <= 1; ena_xy <= 1;
                next_state <= S_start;
            end
        // Calculate
        S_start :
            if (alu_ne==1) begin
                ena_xy <= 1; next_state <= S_start;
            end
            else begin
                ena_r <= 1; set_rdy <= 1;
                next_state <= S_ready;
            end
        // Ready
        default : begin
            ena_r <= 1; set_rdy <= 1; next_state <= S_wait;
        end
    endcase
end
```

```
// Subtractor (x-y) / comparator (x<y)
assign alu_o1 = x - y;
assign sub_y_x = alu_o1[15];

// Subtractor (y-x)
assign alu_o2 = y - x;

// Comparator (y!=x)
assign alu_ne = ( x != y ) ? 1 : 0;

// Multiplexers
assign x_i = (xi_yi_sel==1) ? xi : alu_o1;
assign y_i = (xi_yi_sel==1) ? yi : alu_o2;
assign ena_x =
    ((sub_y_x==0 & ena_xy==1) | xi_yi_sel==1) ? 1 : 0;
assign ena_y =
    ((sub_y_x==1 & ena_xy==1) | xi_yi_sel==1) ? 1 : 0;

// Registers
always @(posedge clk) begin
    state <= next_state;
    if (ena_x==1) x <= x_i;
    if (ena_y==1) y <= y_i;
    if (ena_r==1) xo <= x;
    rdy <= set_rdy;
end
```


GCD – sünteeside tulemused

Tehnoloogia		FPGA				ASIC			
Piirangud ¹⁾		50 MHz		100 MHz		50 MHz		25 MHz	
	clk / FU	[SLC]	[ns]	[SLC]	[ns]	[e.g.]	[ns]	[e.g.]	[ns]
<i>gcd-bhv</i> ²⁾	? / ?	93	17.3	-	-	1141	20.0	-	-
gcd-bhvc	1 / 2+2	-	-	-	-	961	20.0	977	31.1
gcd-bfsm	1 / 2+2	108	9.9	108	9.4	911	19.4	984	30.8
gcd-rtl1	3 / 1	50	10.8	50	9.7	986	19.8	883	32.4
gcd-rtl2	2 / 1	48	10.8	48	10.0	931	19.9	882	32.3
gcd-rtl3	1 / 1+1	58	17.0	58	14.6	1134	20.0	928	40.0
gcd-rtl4	1 / 2	78	12.6	78	9.0	976	19.9	928	29.0
gcd-rtl5	1 / 2+1	58	8.0	58	7.6	915	20.0	932	26.9


¹⁾ Taktiperiood oli ainuke piirang

²⁾ gcd-bhv sünteesiti prototüüp kõrgtasemesüntesaatoriga xTractor

GCD – kust tulevad need erinevused?



GCD – kust tulevad need erinevused?




gcd-rtl1

1 ALU, 3 rg, 6 st
3 takti/iteratsioon
50 SLC / 10.8 ns

gcd-rtl2


1 ALU, 3 rg, 5 st
2 takti/iteratsioon
48 SLC / 10.8 ns



gcd-rtl3

1 –, 1 <, 3rg, 3st
1 takt/iteratsioon
58 SLC / 17.0 ns

GCD – kust tulevad need erinevused?




gcdrtl4

2 –, 3 rg, 3 st

1 takt/iteratsioon

78 SLC / 12.6 ns

GCD – kust tulevad need erinevused?



gcd-rtl5

2 –, 1 /=, 3 rg, 3 st

1 takt/iteratsioon

58 SLC / 8.0 ns